kigezo:
| jina la parameta | thamani ya sifa |
| Je, Rohs imethibitishwa? | hukutana na |
| Majina ya Biashara | XILINX (Xilinx) |
| Fikia Kanuni ya Uzingatiaji | compli |
| Nambari ya ECCN | 3A991.D |
| upeo wa mzunguko wa saa | 667 MHz |
| Nambari ya JESD-30 | S-PBGA-B484 |
| Nambari ya JESD-609 | e1 |
| Kiwango cha Unyevu wa Unyevu | 3 |
| idadi ya maingizo | 338 |
| Idadi ya vitengo vya mantiki | 147443 |
| Nyakati za pato | 338 |
| Idadi ya vituo | 484 |
| Pakiti ya nyenzo za mwili | PLASTIKI/EPOXY |
| msimbo wa kifurushi | FBGA |
| Weka msimbo sawa | BGA484,22X22,32 |
| Umbo la kifurushi | MRABA |
| Fomu ya kifurushi | GRID ARRAY, LAMI NZURI |
| Kiwango cha Juu cha Halijoto ya Utiririshaji upya (Celsius) | 260 |
| usambazaji wa umeme | 1.2,1.2/3.3,2.5/3.3 V |
| Aina ya Mantiki Inayoweza Kupangwa | FIELD PROGRAMMABLE GATE ARRAY |
| Hali ya uthibitisho | Hajahitimu |
| mlima wa uso | NDIYO |
| teknolojia | CMOS |
| Uso wa terminal | TIN SILVER COPPPER |
| Fomu ya terminal | MPIRA |
| Lami ya terminal | 0.8 mm |
| Eneo la kituo | CHINI |
| Muda wa juu zaidi katika halijoto ya juu zaidi ya mtiririko | 30 |
Maelezo ya Jumla :
Xilinx® 7 mfululizo FPGAs inajumuisha familia nne za FPGA zinazoshughulikia anuwai kamili ya mahitaji ya mfumo, kuanzia gharama ya chini, sababu ndogo ya fomu,
utumiaji nyeti, wa kiwango cha juu kwa kipimo data cha muunganisho wa hali ya juu, uwezo wa mantiki, na uwezo wa kuchakata mawimbi kwa zinazohitajika zaidi.
maombi ya utendaji wa juu.Mfululizo 7 wa FPGA ni pamoja na:
• Spartan®-7 Family: Imeboreshwa kwa gharama ya chini, nishati ya chini na ya juu
Utendaji wa I/O.Inapatikana kwa gharama ya chini, fomu-sababu ndogo sana
ufungaji wa alama ndogo zaidi ya PCB.
• Familia ya Artix®-7: Imeboreshwa kwa ajili ya programu za nishati ya chini zinazohitaji mfululizo
transceivers na DSP ya juu na upitishaji wa mantiki.Hutoa chini kabisa
muswada wa jumla wa gharama ya nyenzo kwa upitishaji wa juu, unaozingatia gharama
maombi.
• Kintex®-7 Family: Imeboreshwa kwa utendakazi bora wa bei kwa kutumia 2X
uboreshaji ikilinganishwa na kizazi kilichopita, kuwezesha darasa jipya
ya FPGAs.
• Virtex®-7 Family: Imeboreshwa kwa utendaji wa juu wa mfumo na
uwezo na uboreshaji wa 2X katika utendaji wa mfumo.Juu zaidi
vifaa vya uwezo vinavyowezeshwa na muunganisho wa silicon uliopangwa (SSI)
teknolojia.
Imejengwa kwa teknolojia ya hali ya juu, utendakazi wa hali ya juu, nguvu ya chini (HPL), nm 28, lango la chuma la k-k (HKMG) mchakato, FPGA 7 mfululizo huwezesha
ongezeko lisilo na kifani la utendaji wa mfumo na 2.9 Tb/s ya kipimo data cha I/O, uwezo wa seli mantiki milioni 2, na 5.3 TMAC/s DSP, huku ukitumia 50% chini
nguvu kuliko vifaa vya kizazi cha awali ili kutoa mbadala inayoweza kuratibiwa kikamilifu kwa ASSP na ASIC.
Muhtasari wa Vipengele 7 vya FPGA
• Mantiki ya hali ya juu ya FPGA kulingana na mwonekano halisi wa pembejeo 6
teknolojia ya meza ya juu (LUT) inayoweza kusanidiwa kama kumbukumbu iliyosambazwa.
• RAM yenye milango miwili ya Kb 36 yenye mantiki ya FIFO iliyojengewa ndani kwa data ya kwenye chip
kuakibisha.
• Teknolojia ya utendaji wa juu ya SelectIO™ yenye usaidizi wa DDR3
interfaces hadi 1,866 Mb/s.
• Muunganisho wa serial wa kasi ya juu na transceivers zilizojengewa ndani za gigabit nyingi
kutoka 600 Mb/s hadi max.viwango vya 6.6 Gb/s hadi 28.05 Gb/s, kutoa a
hali maalum ya nishati ya chini, iliyoboreshwa kwa violesura vya chip-to-chip.
• Kiolesura cha analogi kinachoweza kusanidiwa cha mtumiaji (XADC), kinachojumuisha mbili
Vigeuzi vya 12-bit 1MSPS vya analojia hadi dijiti vyenye mafuta kwenye chip na
sensorer za usambazaji.
• Vipande vya DSP vilivyo na kizidishi 25 x 18, kikusanyaji cha biti 48 na pre-adder
kwa uchujaji wa utendaji wa juu, ikijumuisha ulinganifu ulioboreshwa
kuchuja mgawo.
• Vigae vyenye nguvu vya kudhibiti saa (CMT), kuchanganya vilivyofungwa kwa awamu
kitanzi (PLL) na meneja wa saa ya hali mchanganyiko (MMCM) huzuia kwa juu
usahihi na jitter ya chini.
• Andaa kwa haraka usindikaji uliopachikwa ukitumia kichakataji cha MicroBlaze™.
• Kizuizi kilichojumuishwa cha PCI Express® (PCIe), hadi x8 Gen3
Miundo ya Endpoint na Root Port.
• Aina mbalimbali za chaguzi za usanidi, ikiwa ni pamoja na usaidizi wa
kumbukumbu za bidhaa, usimbaji fiche wa 256-bit AES kwa HMAC/SHA-256
uthibitishaji, na utambuzi wa ndani wa SEU na urekebishaji.
• Gharama ya chini, bondi ya waya, bare-die flip-chip, na mgeuko wa uadilifu wa mawimbi ya juu
ufungaji wa chip unaotoa uhamiaji rahisi kati ya wanafamilia ndani
kifurushi sawa.Vifurushi vyote vinapatikana bila Pb na vimechaguliwa
vifurushi katika chaguo la Pb.
• Imeundwa kwa ajili ya utendaji wa juu na nishati ya chini kabisa yenye nm 28,
HKMG, mchakato wa HPL, teknolojia ya mchakato wa voltage ya msingi ya 1.0V na
Chaguo la voltage ya msingi ya 0.9V kwa nguvu ndogo hata.
